AI เปลี่ยน Chip Packaging เป็นสมรภูมิถัดไปของ Semiconductor

การแข่งขันระดับโลกเพื่อสร้างโครงสร้างพื้นฐาน AI กำลังปลดล็อกการลงทุนหลายพันล้านดอลลาร์ใน Advanced Chip Packaging ขั้นตอนที่เคยไม่เด่นมาก่อน แต่ปัจจุบันกลายเป็น bottleneck สำคัญในการผลิตโปรเซสเซอร์ที่ทรงพลังที่สุดของโลก ตามรายงานของ Reuters เมื่อวันที่ 6 พฤศจิกายน

เมื่อความต้องการชิป AI สูงกว่ากำลังการผลิตแบบแพ็กเกจที่มีอยู่ บริษัทตั้งแต่ Nvidia (NVDA) และ AMD (AMD) ไปจนถึงผู้ผลิตขนาดเล็กในไต้หวันกำลังขยายกำลังการผลิต ในขณะที่ผู้ผลิตอุปกรณ์พัฒนาเครื่องมือใหม่ ตามการสัมภาษณ์กับผู้บริหารและนักวิเคราะห์กว่าสิบราย

รายได้จาก Advanced Packaging คาดว่าจะแซงรายได้จากเส้นทางแบบเดิมเป็นครั้งแรกในปี 2026 ตามที่บริษัทวิจัย Yole Group ระบุ โดยเงินลงทุนด้านทุนในเทคโนโลยีนี้คาดว่าจะเข้าใกล้ 28 พันล้านดอลลาร์

TSMC นำอยู่ แต่กำลังการผลิตจำกัด

Taiwan Semiconductor Manufacturing (TSM) ผู้ผลิตชิปตามสัญญาที่ใหญ่ที่สุดของโลก ครองเทคโนโลยี Advanced Packaging ที่ซับซ้อนที่สุด รวมถึง Chip-on-Wafer-on-Substrate หรือ CoWoS เทคนิคนี้เชื่อมชิ้นซิลิกอนแยกกัน เช่น โปรเซสเซอร์และชิปหน่วยความจำ บนฐานร่วมกันเพื่อให้ทำงานร่วมกันด้วยความเร็วสูง ใช้กันอย่างแพร่หลายโดย Nvidia, AMD และ Broadcom (AVGO) รวมถึงบริษัทคลาวด์ที่พัฒนาชิป AI ของตัวเอง

แต่ข้อจำกัดด้านกำลังการผลิตของ TSMC ทำให้ผู้ออกแบบชิปบางรายแสวงหาแหล่งจัดหาเพิ่มเติม Nvidia กำลังให้การสนับสนุนทางการเงินหลายพันล้านดอลลาร์เพื่อขยายกำลังการผลิต CoWoS ที่ Siliconware Precision Industries หรือ SPIL ซึ่งเป็นหน่วยงานของ ASE Technology ไต้หวัน ตามที่ผู้บริหารในอุตสาหกรรมที่คุ้นเคยกับเรื่องนี้บอกกับ Reuters การสนับสนุนจะใช้สำหรับพื้นที่โรงงานและอุปกรณ์ใหม่ Nvidia และ ASE ปฏิเสธที่จะแสดงความคิดเห็น และขนาดของการสนับสนุนไม่เคยถูกรายงานมาก่อน

การแข่งขันเพื่อทางเลือกอื่นจาก TSMC

กำลังการผลิตที่จำกัดของ TSMC เปิดโอกาสให้ผู้ผลิตขนาดเล็ก Powertech Technology หรือ PTI กำลังเดิมพันกับ Panel-level Packaging ซึ่งใช้แผ่นสี่เหลี่ยมผืนผ้าที่ใหญ่กว่าแทนแผ่นเวเฟอร์ทรงกลม ทำให้รองรับชิปได้มากขึ้นต่อรอบการผลิตและสูญเสียวัสดุน้อยลง PTI กำลังทำงานร่วมกับ AMD และ Broadcom บนเทคโนโลยีนี้

ประธาน Powertech D K Tsai บอกกับผู้สื่อข่าวในเดือนสิงหาคมว่าทุกคนกำลังมองหาทางแก้ปัญหานอก TSMC และพวกเขาไม่ต้องการพึ่งพิง TSMC ทั้งหมด

Powertech วางแผนจะลงทุน 400 ล้านดอลลาร์ใน Joint Venture Advanced Packaging กับ Broadcom ในสิงคโปร์ โดยการผลิตอาจเริ่มได้ตั้งแต่ปี 2028 TSMC กำลังพัฒนาเทคโนโลยี Panel-based ของตัวเอง ชื่อ Chip-on-Panel-on-Substrate หรือ CoPoS ในเดือนเมษายนบริษัทระบุว่าได้สร้าง Pilot Line และคาดว่าการผลิตจะเริ่มภายในสองปีข้างหน้า แต่ CoWoS ยังคงเป็นเทคโนโลยีหลักของ TSMC สำหรับ AI Packaging

ผู้ผลิตอุปกรณ์เข้าร่วมการแข่งขัน

booming ของ Packaging กำลังเปิดตลาดใหม่ให้กับผู้ผลิตอุปกรณ์ Semiconductor ซึ่งโดยทั่วไปจะมุ่งเน้นไปที่ขั้นตอนก่อนหน้าของการผลิตชิป Advanced Packaging กำลังเติบโตเร็วกว่าตลาดอุปกรณ์ผลิตชิปมาก แม้จะยังเล็กกว่า ตามที่ Seiji Nakama ประธาน Tokyo Electron Taiwan ระบุ ตลาด Advanced Packaging รวมถึงเทคโนโลยีระดับ Panel อาจเติบโตอย่างมีนัยสำคัญภายในสามถึงห้าปี ตามที่ Sree Kesapragada รองประธาน Applied Materials ระบุ

CEO ของ AMD Lisa Su บอกกับ Reuters ในไทเปในเดือนตุลาคมว่า CoWoS และ Advanced Packaging เป็นสิ่งสำคัญมากสำหรับ High-performance Computing ต่อไป และจำเป็นต้องมีกำลังการผลิตเพิ่มเติมโดยรวม

ในการซื้อขายล่าช้า หุ้น Nvidia ปรับตัวขึ้น 2.78% AMD ขึ้น 11.04% Broadcom ขึ้น 0.74% และ TSMC ขึ้น 6.33%

สิ่งที่ทราบแล้ว: TSMC ครอง CoWoS และกำลังการผลิตจำกัด ในขณะที่ทางเลือกอื่นกำลังถูกพัฒนา สิ่งที่ยังไม่แน่นอนคือ Panel-level Packaging จะขยายขนาดได้เร็วแค่ไหน และจะสามารถเทียบเคียงผลผลิตของ TSMC สำหรับแพ็กเกจ AI ที่ใหญ่ที่สุดได้หรือไม่ เหตุการณ์ถัดไปที่มีกำหนดคือการผลิตของ Powertech ในสิงคโปร์ ซึ่งอาจเริ่มได้ในปี 2028