IBM, AMD และ Oak Ridge เปิดตัวแพลตฟอร์มการแก้ไขข้อผิดพลาดควอนตัม

IBM, Advanced Micro Devices (AMD) และศูนย์วิทยาศาสตร์ควอนตัมที่ห้องปฏิบัติการแห่งชาติ Oak Ridge เปิดตัวแพลตฟอร์ม co-design สำหรับการแก้ไขข้อผิดพลาดควอนตัมในสัปดาห์นี้ โดยนำคอมพิวเตอร์ควอนตัมและระบบ HPC คลาสสิกมาไว้ในห้องเดียวกัน ซึ่งเป็นเรื่องที่พบไม่บ่อยในวงการที่ทั้งสองระบุมักสื่อสารกันผ่าน API แบบคลาวด์

แพลตฟอร์มนี้จะอยู่ที่สถานที่ของ IBM ใน Poughkeepsie รัฐนิวยอร์ก โดยจับคู่ชิปควอนตัม Nighthawk r2 120 บิตของ IBM กับระบบ Umbra HPC ของ Oak Ridge ซึ่งใช้ CPU AMD Epyc "Turin" 9005 รุ่นที่ห้า และ GPU Instinct MI355X ของ AMD ซิลิคอนของ AMD จะใช้เพื่อวิจัยการแก้ไขข้อผิดพลาดควอนตัม การปรับแต่งการถอดรหัส และการจัดการซอฟต์แวร์ ตามที่องค์กรต่างๆ กล่าว

Nighthawk ทิ้งสถาปัตยกรรมชิป "heavy-hex" เดิมของ IBM ไปใช้ square lattice ซึ่งเป็นกริดสองมิติที่ qubit ส่วนใหญ่เชื่อมต่อกับเพื่อนบ้านที่ใกล้ที่สุดโดยตรงสี่ตัว นั่นคือการเพิ่มการเชื่อมต่อ qubit ประมาณ 60 เปอร์เซ็นต์เมื่อเทียบกับ heavy-hex พร้อมเวลารันที่สั้นลงและความเข้ากันได้กับ surface code มาตรฐาน ตาม Chip Dispatch

เป้าหมายหนึ่งคือการแก้ไขข้อผิดพลาดควอนตัมแบบลำดับชั้น ซึ่งซ้อนรหัสสองชั้นขณะที่ความต้องการฮาร์ดแวร์ยังเรียบง่าย IBM วิจัยว่าแนวทางนี้อาจไปถึงหนึ่งล้านล้าน logical operation ที่อัตราข้อผิดพลาดของ physical qubit หนึ่งใน 1,000

กำหนดเวลาปี 2028

การแข่งขัน Q Competition ของ Quantum Genesis Mission มุ่งเป้าที่ 100 logical qubit ที่รัน 100,000 hard operation ภายในปลายปี 2028 ซึ่งเป็นการเพิ่ม hard operation 238 เท่า Seelam กล่าว เขากล่าวว่าเป้าหมายนี้เป็นไปได้ แต่ต้องการความก้าวหน้าในหลายด้านและความร่วมมือใกล้ชิดระหว่างอุตสาหกรรม ห้องปฏิบัติการแห่งชาติ และนักวิจัยภาครัฐ

IBM จะนำบทเรียนจากแพลตฟอร์มนี้ไปใช้กับ Quantum Starling ระบบ fault-tolerant ที่บริษัทกล่าวว่าจะส่งมอบภายในปี 2029

หุ้น AMD ขึ้น 11.0 เปอร์เซ็นต์และหุ้น IBM ลง 0.9 เปอร์เซ็นต์ในการซื้อขายล่าช้า

สิ่งที่ทราบกับสิ่งที่ไม่ชัด: องค์กรต่างๆ กล่าวว่าแพลตฟอร์มใช้งานอยู่ที่ Poughkeepsie แต่ไม่มีวันที่สำหรับผลลัพธ์แรก และเป้าหมายปี 2028 ยังคงเป็นเป้าหมายที่ระบุไว้